基于 gem5 的性能建模与设计空间探索

概述

2025 年 9 月 UIUC ECE 511（计算机体系结构）课程中的一项设计空间研究，基于 gem5 体系结构模拟器。gem5 搭建在 Linux 上，在乱序 x86 CPU 模型（X86O3CPU）上运行两个 SPEC CPU2006 benchmark：429.mcf 和 433.milc。目标是量化 L1 数据 cache 各参数对性能的影响。

实验内容

• 环境。gem5 在 Linux 上编译，429.mcf 和 433.milc 在其中编译、运行。
• 参数扫描。Python 配置脚本设定仿真上限，扫描 L1 数据 cache 容量：32 KB、64 KB 和 128 KB，每种容量搭配不同的相联度和响应延迟。
• 指标。每种配置的 IPC 以及 L1D 命中率和缺失率取自 gem5 的统计输出。
• 报告。各种配置横向对比，性能报告根据结果给出设计建议。

技术栈

gem5 · X86O3CPU · Python · SPEC CPU2006 · Linux